Kênh ngắn thì hỏng gì: bốn hỏng hóc và cách chữa

Kênh ngắn thì nguồn và máng cân bằng một phần điện tích vùng nghèo của cổng nên điện áp ngưỡng giảm

Cổng chỉ phải cân bằng phần vùng nghèo mà nguồn và máng chưa đỡ; kênh ngắn thì phần đó nhỏ lại, nên cần ít điện áp cổng hơn để tạo kênh.

Để tạo kênh, cổng phải cân bằng điện tích các ion tạp chất trong vùng nghèo dưới nó, nhưng nguồn và máng đã cân bằng giúp phần sát hai đầu. Kênh ngắn thì hai phần này chiếm tỉ lệ lớn, cổng cần ít điện áp hơn để tạo kênh, nên có threshold roll-off (điện áp ngưỡng giảm khi kênh ngắn), làm transistor tắt kém hơn.

Xem lời đọc

Ở kênh dài, cổng gần như một mình quyết định kênh có hay không. Dưới cổng có vùng nghèo, nơi không còn hạt tải, chỉ còn các ion tạp chất mang điện. Điện tích dương trên cổng phải cân bằng điện tích âm của các ion đó. Nhưng nguồn và máng cũng cân bằng giúp phần vùng nghèo sát hai đầu. Kênh dài thì hai phần này nhỏ so với toàn kênh. Kênh ngắn thì chúng chiếm tỉ lệ lớn, nên cổng chỉ cân bằng phần nhỏ hơn. Cần ít điện áp cổng hơn để tạo kênh, nên điện áp ngưỡng giảm. Ngưỡng thấp làm transistor tắt kém, và chiều dài lệch chút làm ngưỡng mỗi cái một khác.

Tên thông dụng là Vth roll-off; đây là cách giải thích gần đúng (mô hình chia điện tích). Đế loại p nên ion tạp chất mang điện âm, cổng mang điện tích dương. Mô phỏng MOSFET mẫu có halo, điện áp máng 0,05 V: điện áp ngưỡng 0,523 V ở kênh 1 µm, 0,342 V ở kênh 0,12 µm; chỉ dùng xu hướng.

DIBL: điện áp máng lớn hạ rào của nguồn nên transistor tắt vẫn rò

Ở kênh ngắn, điện áp máng lớn làm rào giữa nguồn và kênh thấp xuống, nên cổng tắt mà electron vẫn vượt rào.

Giữa nguồn và kênh có một rào năng lượng mà electron phải vượt; ở kênh ngắn, điện áp máng lớn làm rào thấp xuống, gọi là DIBL (hạ rào do máng). Cổng đang tắt mà nhiều electron hơn vượt rào, nên transistor tắt vẫn rò và điện áp ngưỡng giảm thêm.

Xem lời đọc

Giữa nguồn và kênh có một rào năng lượng. Electron phải có đủ năng lượng thì mới vượt rào để vào kênh. Cổng đang tắt thì rào cao, và gần như không electron nào vượt qua. Tăng điện áp máng, kênh dài thì máng ở xa, nên rào gần như không đổi. Kênh ngắn thì máng ở gần rào, nên rào thấp xuống. Hiện tượng này gọi là hạ rào do máng, đọc tắt là đê i bê eo. Cổng không đổi gì, nhưng nhiều electron hơn vượt được rào. Kết quả là transistor tắt vẫn rò, và cổng cần ít điện áp hơn để bật.

DIBL là Drain-Induced Barrier Lowering. Mô phỏng MOSFET mẫu có halo, kênh 0,12 µm: tăng điện áp máng từ 0,05 V lên 1,8 V làm điện áp ngưỡng giảm thêm 0,187 V (0,3415 V xuống 0,1545 V), tức 106,9 mV trên mỗi vôn suy từ điện áp ngưỡng; kênh 1 µm chỉ 5,7 mV trên mỗi vôn. Độ hạ rào đo trực tiếp ở cổng 0 V nhỏ hơn con số suy từ ngưỡng (`so-lieu.json` ghi chưa đạt), nên không gắn số này cho độ hạ rào; hình vẽ độ hạ rào định tính. Chỉ dùng xu hướng.

Xuyên thấu: vùng nghèo của nguồn và máng chạm nhau, dòng chạy xuyên dưới sâu

Ở kênh rất ngắn, vùng nghèo của nguồn và máng chạm nhau dưới sâu, nên dòng chạy xuyên qua chỗ cổng khó chặn.

Khi điện áp máng lớn, vùng nghèo quanh máng nở rộng; ở kênh rất ngắn nó chạm vùng nghèo của nguồn, gọi là punch-through (xuyên thấu). Electron khi đó chạy thẳng từ nguồn sang máng ở phần dưới sâu, nơi cổng khó chặn dòng.

Xem lời đọc

Quanh nguồn và máng đều có vùng nghèo. Điện áp máng càng lớn, vùng nghèo quanh máng càng nở rộng. Kênh dài thì hai vùng nghèo còn cách xa nhau. Kênh rất ngắn thì chúng chạm nhau, ở phần dưới sâu của đế. Lúc đó rào giữa nguồn và máng thấp đi nhiều ở dưới sâu. Electron chạy thẳng từ nguồn sang máng, xuyên qua phần dưới kênh. Chỗ này nằm xa cổng, nên cổng khó chặn dòng đó. Hiện tượng này gọi là xuyên thấu, và dòng thường tăng nhanh theo điện áp máng.

Xuyên thấu liên quan chặt với hạ rào do máng: có thể xem là dạng cực đoan ở phần sâu của đế, còn hạ rào ở sát mặt. Hình định tính, không số; mặt cắt cắt bớt độ sâu, không nén.

Hạt tải nóng: điện trường lớn sát máng làm electron bắn vào oxit cổng

Điện trường mạnh nhất nằm sát máng; electron được tăng tốc ở đó có thể bắn vào oxit cổng và làm transistor xuống cấp.

Khi transistor bật, điện trường mạnh nhất nằm sát máng; electron được tăng tốc ở đó có năng lượng lớn hơn hẳn bình thường, gọi là hot carrier (hạt tải nóng). Một số bắn vào oxit cổng và mắc kẹt, nên điện áp ngưỡng trôi dần và transistor xuống cấp theo thời gian.

Xem lời đọc

Khi transistor bật và điện áp máng lớn, điện trường mạnh nhất nằm sát máng. Kênh ngắn đi mà điện áp cấp ít giảm, điện áp dồn vào đoạn ngắn, điện trường lớn hơn. Electron đi qua đó được điện trường tăng tốc, năng lượng lớn hơn hẳn electron thường. Ta gọi chúng là hạt tải nóng, vì năng lượng lớn chứ không vì nhiệt độ. Một số hạt tải nóng đủ năng lượng để bắn vào ô xít cổng. Chúng mắc kẹt trong ô xít và làm hỏng dần lớp này. Vì vậy điện áp ngưỡng trôi dần, và transistor xuống cấp theo thời gian.

Điện trường xấp xỉ điện áp chia chiều dài đoạn nó giảm, nên kênh ngắn mà điện áp cấp giảm chậm hơn chiều dài thì điện trường tăng. Hình định tính, không số điện trường.

LDD pha tạp nhẹ sát máng làm điện trường mạnh nhất nhỏ đi

Thêm đoạn pha tạp nhẹ giữa kênh và máng đậm để điện áp giảm trải ra dài hơn, nên điện trường mạnh nhất nhỏ đi và ít hạt tải nóng.

LDD (Lightly Doped Drain, máng pha tạp nhẹ) là đoạn pha tạp nhẹ đặt giữa kênh và máng đậm, nên điện áp giảm trải ra trên đoạn dài hơn. Điện trường mạnh nhất nhỏ đi nên ít hạt tải nóng bắn vào oxit, đổi lại điện trở của đoạn nhẹ lớn hơn.

Xem lời đọc

Ta cần làm điện trường mạnh nhất sát máng nhỏ đi. Điện áp giảm dần trên đoạn chuyển tiếp từ kênh sang máng. Máng pha tạp đậm thì đoạn này rất ngắn, nên điện trường rất lớn. Người ta thêm một đoạn pha tạp nhẹ giữa kênh và máng đậm, gọi là eo đê đê. Đoạn nhẹ ít tạp chất nên vùng nghèo rộng hơn, và đoạn chuyển tiếp dài ra. Điện trường mạnh nhất vì vậy nhỏ đi. Ít hạt tải nóng bắn vào ô xít, nên transistor bền hơn. Đổi lại, đoạn nhẹ có điện trở lớn hơn, nên dòng lúc transistor bật giảm đôi chút.

Đoạn nhẹ có vùng nghèo rộng hơn máng đậm, nên đoạn chuyển tiếp dài ra. LDD sau này gọi là S/D extension; ở chip kênh rất ngắn, vùng này chủ yếu để chống hiệu ứng kênh ngắn. Hình định tính, không số.

Halo và giếng ngược thêm tạp chất đúng chỗ để chặn vùng nghèo của nguồn và máng

Tạp chất của đế đậm ở hai đầu kênh và dưới sâu chặn vùng nghèo của nguồn, máng lấn vào, nên điện áp ngưỡng giảm ít hơn và khó xuyên thấu.

Halo (quầng) là tạp chất cùng loại với đế, cấy nghiêng vào hai đầu kênh; retrograde well (giếng ngược) đậm ở dưới sâu, nhạt ở sát mặt kênh. Chúng chặn vùng nghèo của nguồn và máng, nên điện áp ngưỡng giảm ít hơn: mô phỏng MOSFET mẫu chỉ có halo, không có giếng ngược, và cho thấy ngưỡng giảm ít hơn ở kênh ngắn.

Xem lời đọc

Tạp chất của đế càng đậm thì vùng nghèo của nguồn và máng càng hẹp. Nhưng đậm khắp kênh thì electron va chạm tạp chất nhiều hơn và thường chạy chậm hơn. Vì vậy người ta chỉ thêm tạp chất đúng chỗ cần. Ha lô là vùng tạp chất của đế, cấy nghiêng vào hai đầu kênh. Nó chặn vùng nghèo của nguồn và máng ngay ở hai đầu. Giếng ngược là vùng đế đậm ở dưới sâu, nhạt ở sát mặt kênh. Phần đậm dưới sâu làm hai vùng nghèo khó chạm nhau, nên khó xuyên thấu. Mô phỏng một transistor mẫu chỉ có ha lô, và ha lô làm ngưỡng giảm ít hơn ở kênh ngắn.

Pha tạp đậm khắp kênh thường làm electron va chạm tạp chất nhiều hơn và chạy chậm hơn (kiến thức chuẩn, không số), nên chỉ thêm đúng chỗ; giếng ngược nhạt ở mặt cũng vì vậy. Mô phỏng MOSFET mẫu, điện áp ngưỡng ở điện áp máng 0,05 V: kênh 0,12 µm có halo 0,3415 V, không halo 0,2713 V; kênh 1 µm có halo 0,5228 V, không halo 0,5218 V. Mức giảm ở kênh 0,12 µm so với kênh 1 µm: 0,181 V có halo, 0,251 V không halo. Ở điện áp máng 1,8 V, kênh 0,12 µm: DIBL suy từ ngưỡng 106,9 mV trên mỗi vôn có halo, 124,1 không halo (chỉ xu hướng, không dùng làm số độ hạ rào). Mô phỏng chỉ có halo nên không chứng minh tác dụng của giếng ngược; giếng ngược không có số.

Nguồn và máng nông để điện thế của máng lan vào kênh ít hơn

Nguồn, máng càng sâu càng áp sát hai đầu kênh; làm nông thì điện thế của máng lan ít, và muốn giữ nông phải ủ nhanh.

Vùng nguồn và máng càng sâu thì càng áp sát hai đầu kênh; làm shallow junction (mối nối nông) thì điện thế của máng lan vào kênh ít hơn (mặt tiếp giáp giữa nguồn, máng và đế nằm nông). Muốn nông, cấy tạp chất bằng năng lượng nhỏ rồi rapid thermal anneal (ủ nhanh, nung cực ngắn cỡ vài giây) để kích hoạt, tức đưa tạp chất vào đúng chỗ trong mạng, mà chưa kịp khuếch tán sâu thêm.

Xem lời đọc

Vùng nguồn và máng càng sâu thì càng áp sát hai đầu kênh. Điện thế của máng do đó lan vào kênh nhiều hơn. Làm nguồn và máng nông thì điện thế đó lan ít đi. Rào ít bị hạ, nên cổng nắm kênh ngắn tốt hơn. Muốn nông, ta cấy tạp chất bằng năng lượng nhỏ. Sau khi cấy, phải ủ để tạp chất vào đúng chỗ trong mạng và dẫn điện được. Ủ lâu thì tạp chất khuếch tán sâu thêm, làm mất độ nông. Vì vậy ta ủ nhanh, tức nung cực ngắn, cỡ vài giây. Tạp chất kịp kích hoạt mà chưa kịp đi sâu thêm.

Độ sâu mối nối thu nhỏ theo chiều dài kênh (kiến thức chuẩn, không số). Ủ nhanh rất ngắn còn gọi là spike anneal; ở chip hiện đại cỡ 1000 °C trong vài giây hoặc ngắn hơn, tùy công nghệ. Đoạn nhẹ của LDD cũng nông. Hình không theo tỉ lệ thật.

Nguồn và máng nông có điện trở lớn; silicide NiSi hạ điện trở đó

Vùng nông có điện trở lớn hơn; silicide gốc niken hạ điện trở đó, nhưng pha tạp đậm và điện trở vẫn kìm dòng khi bật.

Nguồn và máng càng mỏng thì điện trở lớp pha tạp càng lớn, và chỗ tiếp xúc với kim loại cũng góp điện trở nối tiếp đáng kể; silicide (hợp chất kim loại và silicon, dẫn điện tốt) hạ điện trở đó. Loại gốc niken, nickel silicide (NiSi), tạo bằng ủ nhanh và thường tốn ít silicon hơn loại cũ (TiSi₂, CoSi₂), nên hợp vùng nông, nhưng pha tạp đậm và điện trở vẫn kìm dòng khi bật.

Xem lời đọc

Nguồn và máng càng mỏng thì điện trở của chúng càng lớn. Chỗ tiếp xúc với kim loại cũng góp điện trở nối tiếp đáng kể. Điện trở này làm dòng khi bật giảm đi. Cách chữa là phủ một lớp niken mỏng lên mặt silicon rồi ủ nhanh. Niken phản ứng với silicon, tạo hợp chất gọi là si li sai. Lớp này dẫn điện tốt, nên điện trở tiếp xúc giảm. Loại gốc niken thường tốn ít silicon hơn loại cũ, nên hợp với vùng nông. Nhưng pha tạp đậm và điện trở vẫn kìm dòng khi bật. Ta cần cách làm hạt tải chạy nhanh hơn mà không thu nhỏ thêm.

Điện trở nối tiếp của nguồn, máng gồm điện trở lớp pha tạp, vùng nối và tiếp xúc với kim loại; vùng càng mỏng thì tiết diện cho dòng càng nhỏ. Điện trở tiếp xúc phụ thuộc chủ yếu nồng độ pha tạp và diện tích tiếp xúc, không trực tiếp độ sâu, nên lời không nói tiếp xúc tăng vì mỏng. Silicide dày ăn hết silicon của vùng nông sẽ gây rò mối nối, nên cần loại tốn ít silicon. NiSi tạo ở nhiệt độ thấp hơn và tiêu hao ít silicon hơn CoSi₂ (tài liệu sáng chế, mức tin trung bình) nên hợp vùng nông; NiSi kém bền khi nung nóng cao nên làm sau các bước nóng. Intel dùng NiSi ở thế hệ 90 nm (A4; tóm tắt bài IEDM 2002). Không có số điện trở hay dòng bật; hình định tính.
Số liệu