Từ đèn chân không đến luật Moore: thu nhỏ transistor và giới hạn của nó

Đèn chân không nóng, to và hỏng; transistor khuếch đại bằng chất rắn

Đèn chân không khuếch đại tín hiệu nhưng phải nung dây tóc, to và dễ hỏng; năm 1947 transistor khuếch đại được bằng một khối bán dẫn.

Vacuum tube (đèn chân không) khuếch đại tín hiệu bằng dòng electron bay trong chân không, từ dây tóc nung nóng, nên nóng, to và dễ hỏng. Năm 1947, Bardeen và Brattain (Bell Labs) khuếch đại được tín hiệu bằng một khối germanium có hai mũi tiếp xúc vàng.

Xem lời đọc

Máy điện tử thời đầu dùng đèn chân không để khuếch đại tín hiệu. Khuếch đại là biến tín hiệu nhỏ thành tín hiệu lớn hơn. Đèn phải nung dây tóc cho nóng, nên tỏa nhiều nhiệt. Đèn có ống thủy tinh nên to, và dây tóc đứt thì đèn hỏng. Năm một chín bốn bảy, một khối giéc ma ni với hai mũi vàng khuếch đại được tín hiệu. Giéc ma ni là một chất bán dẫn. Đó là transistor đầu tiên, hoàn toàn là chất rắn. Vậy transistor khuếch đại mà không cần dây tóc nóng, chân không hay ống thủy tinh.

Khuếch đại là biến tín hiệu điện nhỏ thành tín hiệu lớn hơn. Đây chưa phải MOSFET, nhưng là linh kiện bán dẫn khuếch đại đầu tiên; Bardeen, Brattain và Shockley nhận giải Nobel Vật lý năm 1956. Hình không theo tỉ lệ thật, không có số về kích thước hay độ bền của đèn.

MOSFET làm được nhờ lớp SiO₂ nuôi nhiệt (1959)

Lớp SiO₂ nuôi nhiệt làm sạch bề mặt silicon, nên điện trường của cổng vào được kênh.

Bề mặt silicon có nhiều surface states (trạng thái bề mặt), tức chỗ bắt giữ điện tích, chặn điện trường của cổng. Cuối thập niên 1950, người ta nung silicon trong khí oxy để mọc lớp SiO₂ thermal oxide (oxit nuôi nhiệt) sạch; Atalla và Kahng dùng lớp này làm MOSFET năm 1959.

Xem lời đọc

Từ năm một chín hai lăm, người ta muốn dùng điện trường của cổng để điều khiển dòng. Bề mặt silicon có nhiều trạng thái bề mặt, tức những chỗ bắt giữ điện tích. Chúng chặn điện trường của cổng, nên điện trường không vào được silicon. Cuối thập niên một chín năm mươi, người ta nung silicon trong khí oxy. Mặt silicon tự mọc một lớp si ô hai mỏng và sạch. Lớp này làm lành bề mặt, nên điện trường của cổng vào được kênh. Oxit của giéc ma ni tan trong nước và kém bền, nên silicon thắng.

Ý tưởng điều khiển dòng bằng điện trường của cổng được đăng ký sáng chế từ năm 1925–1926 (Lilienfeld) nhưng chưa làm được. MOSFET đầu tiên chạy được năm 1959 (công bố 1960). Chữ O (oxide) trong MOS là chìa khóa: oxit của germanium (GeO₂) tan trong nước và kém bền, nên silicon thắng germanium phần lớn nhờ SiO₂.

CMOS ghép nMOS với pMOS nên đứng yên gần như không tốn điện (1963)

Mạch chỉ một loại transistor có lúc dòng chảy liên tục; hai transistor bù nhau nối tiếp giữa dây cấp điện và đất thì luôn có một cái tắt.

CMOS (MOS bù) ghép một nMOS (dẫn bằng electron, bật khi cổng có điện áp lớn) với một pMOS (dẫn bằng lỗ trống, làm ngược lại). Khi tín hiệu đứng yên, luôn có một transistor tắt, nên gần như không có dòng từ dây cấp điện xuống đất.

Xem lời đọc

Mạch chỉ dùng một loại transistor có lúc dòng chảy liên tục từ dây cấp điện xuống đất. Có hai loại, nờ mốt bật khi cổng có điện áp lớn, còn pi mốt làm ngược lại. Năm một chín sáu ba, hai transistor này được nối tiếp giữa dây cấp điện và đất. Cách ghép này gọi là xi mốt. Hai cổng chung một tín hiệu vào, nên luôn có một transistor tắt. Khi tín hiệu đứng yên, đường từ dây cấp điện xuống đất bị cắt. Vì vậy mạch này gần như không tốn điện khi đứng yên. Lúc đầu mạch chậm nên ít dùng, nhưng sau này nó giúp chip hàng triệu transistor khỏi quá nóng.

Frank Wanlass và C. T. Sah (Fairchild), 1963. Mạch chỉ dùng một loại transistor có lúc dòng chảy liên tục từ dây cấp điện xuống đất là kiến thức chuẩn về mạch nMOS (nguyên liệu A2 không nêu). Ban đầu CMOS chậm hơn và ít được dùng; về sau, khi chip có hàng triệu transistor, CMOS trở thành lựa chọn gần như duy nhất để kiểm soát nhiệt. Chỉ đúng với chip đang đứng yên; khi chuyển trạng thái có dòng chạy ngắn, và dòng rò vẫn còn rất nhỏ. Hình định tính, không số.

Cổng poly-Si tự căn chỉnh: nguồn và máng luôn khớp mép cổng (1968)

Cổng bằng polysilicon chịu nhiệt nên làm trước, rồi cổng che chắn khi pha tạp nguồn và máng, nên không lệch do căn mặt nạ.

Cổng làm bằng polysilicon (silicon đa tinh thể) chịu được nhiệt độ cao, nên làm trước; rồi chính cổng che chắn khi pha tạp, nên nguồn và máng luôn sát mép cổng, gọi là self-aligned (tự căn chỉnh). Trong một số mạch nhớ của Intel, cách này làm mạch nhanh hơn ba đến năm lần trên một nửa diện tích so với MOS thường.

Xem lời đọc

Trước đây cổng bằng nhôm, làm sau cùng. Nguồn và máng đã có sẵn, nên phải căn mặt nạ cổng khớp với chúng. Đặt hơi lệch là cổng không phủ hết kênh. Năm một chín sáu tám, cổng pô li si li con bắt đầu được dùng trong sản xuất. Pha tạp cần nhiệt độ cao, loại này chịu được, nên cổng làm trước. Sau đó cổng che chắn, tạp chất chỉ vào hai bên, tạo nguồn và máng. Nguồn và máng luôn sát mép cổng, không bị lệch do căn mặt nạ. Cách làm này gọi là tự căn chỉnh. Trong một số mạch nhớ Intel, mạch nhanh hơn ba đến năm lần trên một nửa diện tích.

Trước đó cổng bằng nhôm, làm sau nguồn và máng nên phải căn khít bằng mặt nạ và dễ lệch. Cách ban đầu pha tạp bằng khuếch tán, về sau bằng cấy ion. Khái niệm do nhiều nhóm phát triển (Bell Labs 1967; Faggin và Klein ở Fairchild đưa ra sản xuất IC năm 1968). Mức 'nhanh hơn 3–5 lần, nửa diện tích' là so với MOS thường khi Intel dùng cho bộ nhớ (Computer History Museum), không phải mọi mạch. Hình không theo tỉ lệ thật.

Luật Moore là quan sát: số transistor trên chip tăng gấp đôi đều đặn

Số transistor trên chip tăng gấp đôi khoảng hai năm một lần; đó là quan sát, không phải định luật vật lý.

Moore's law (luật Moore) là quan sát rằng số transistor trên một chip tăng gấp đôi đều đặn, khoảng hai năm một lần. Đây là quan sát kinh tế – kỹ thuật, không phải định luật vật lý.

Xem lời đọc

Năm một chín sáu lăm, Gô đơn Mua quan sát số transistor trên một chip. Số này tăng gấp đôi đều đặn, lúc đầu mỗi năm một lần. Năm một chín bảy lăm, ông chỉnh nhịp này thành khoảng hai năm một lần. Năm một chín bảy một, chip bốn không không bốn có hai nghìn ba trăm transistor. Năm hai không hai ba, một chip điện thoại có mười chín tỷ transistor. Hai con số này cũng cho nhịp gấp đôi khoảng hai năm một lần. Đây là một quan sát kinh tế và kỹ thuật, không phải định luật vật lý. Nhịp ấy được giữ chủ yếu nhờ ngành chip liên tục thu nhỏ transistor.

Moore nêu năm 1965 (gấp đôi mỗi năm) và chỉnh năm 1975 (khoảng hai năm). Hai điểm trên đồ thị: Intel 4004 (1971) 2.300 transistor, chi tiết nhỏ nhất 10 µm; chip điện thoại Apple A17 Pro (2023) 19 tỷ transistor. Tỉ số khoảng 8,3 triệu lần, tức khoảng 23 lần gấp đôi trong 52 năm, khoảng 2,3 năm một lần (tự tính từ hai số này, hình chỉ minh họa, không phải số liệu đo nhiều điểm). Trục số transistor là trục logarit (mỗi vạch gấp 10 lần). Các đoạn nét đứt 1965 và 1975 chỉ minh họa nhịp Moore nêu, không phải điểm dữ liệu.

Wafer 300 mm chứa nhiều chip hơn wafer 200 mm nên chi phí mỗi chip thường giảm

Mỗi công đoạn xử lý cả wafer một lượt, wafer lớn hơn chứa nhiều chip hơn, nên chi phí mỗi chip thường giảm.

Mỗi công đoạn xử lý cả wafer một lượt, nên chi phí chia cho số chip trên wafer. Wafer 300 mm có diện tích gấp 2,25 lần wafer 200 mm, nên chứa nhiều chip hơn và chi phí mỗi chip thường giảm.

Xem lời đọc

Muốn mỗi chip rẻ hơn, ngành chip làm nhiều chip cùng lúc trên một uây phơ. Mỗi công đoạn xử lý cả uây phơ một lượt. Uây phơ càng lớn, càng chứa được nhiều chip. Đường kính tăng từ hai trăm lên ba trăm mi li mét. Diện tích tăng hơn hai lần, nên số chip trên mỗi uây phơ cũng tăng. Cuối năm hai không không một, nhà máy ở Đức bắt đầu sản xuất hàng loạt cỡ này. Chi phí mỗi chip nhờ vậy thường giảm xuống.

2,25 = (300 ÷ 200)², tự tính từ đường kính (diện tích tỉ lệ bình phương đường kính). Infineon (Dresden, Đức) bắt đầu sản xuất hàng loạt trên wafer 300 mm tháng 12/2001, công bố số chip tăng khoảng 2,5 lần và chi phí giảm tới 30 %, đạt điểm chi phí mỗi chip thấp hơn 200 mm vào tháng 12/2002. Đây là số do hãng công bố; nhiều hãng cho rằng mức tiết kiệm phụ thuộc cách tính, và hãng khác (Micron) cho rằng wafer 300 mm đắt gấp nhiều lần. Intel hoàn thành chip đầu tiên trên nhà máy phát triển 300 mm tháng 3/2001 (chưa phải sản xuất hàng loạt). Hình không theo tỉ lệ thật số chip.

Dennard scaling: thu nhỏ cùng một hệ số thì nhanh hơn mà mật độ công suất không đổi

Khi mọi kích thước và điện áp giảm k lần, pha tạp tăng k lần, mỗi transistor nhanh hơn và mật độ công suất gần như không đổi.

Theo Dennard scaling (quy tắc thu nhỏ Dennard, IBM 1974), chiều dài kênh giảm k lần thì chiều rộng, độ dày oxit cổng và điện áp cấp cũng giảm k lần, còn nồng độ pha tạp tăng k lần. Mỗi transistor nhanh hơn k lần, công suất giảm k² lần, số transistor trên cùng diện tích tăng k² lần, nên power density (mật độ công suất, công suất mỗi cm² chip) không đổi.

Xem lời đọc

Năm một chín bảy bốn, nhóm Đen nác ở ai bi em nêu quy tắc thu nhỏ. Chiều dài, chiều rộng và độ dày oxit cổng cùng giảm một hệ số. Điện áp cấp cũng giảm cùng hệ số đó. Riêng nồng độ pha tạp thì tăng lên cùng hệ số ấy. Mỗi transistor nhờ vậy nhanh hơn, và công suất của nó giảm theo bình phương hệ số. Trên cùng diện tích, số transistor tăng cũng theo bình phương hệ số. Hai thay đổi này bù nhau, nên công suất trên mỗi xen ti mét vuông chip gần như không đổi. Đại lượng ấy gọi là mật độ công suất, và chip nhanh hơn mà không nóng hơn.

Bảng (k lớn hơn 1): chiều dài, chiều rộng, độ dày oxit, điện áp ÷ k; nồng độ pha tạp × k; độ trễ ÷ k (nhanh hơn k lần); công suất mỗi transistor ÷ k²; số transistor trên cùng diện tích × k²; mật độ công suất không đổi. Công suất ≈ điện dung × điện áp² × xung nhịp: điện dung ÷ k, điện áp² ÷ k², xung nhịp × k, nên công suất ÷ k². Ví dụ k = 1,4 (từ 130 nm xuống 90 nm): chiều dài còn 0,7, diện tích mỗi transistor còn khoảng một nửa, khớp nhịp luật Moore. Bài báo gốc: Dennard và đồng nghiệp, IEEE JSSC, tháng 10/1974; còn gọi là thu nhỏ điện trường không đổi. Nguyên liệu dùng α thay cho k; ở đây dùng k theo yêu cầu.

Dennard scaling kết thúc vì điện áp kẹt quanh 1 V

Dòng dưới ngưỡng cần ít nhất 60 mV để giảm 10 lần, nên điện áp ngưỡng và điện áp cấp không hạ tiếp, chip nóng, xung nhịp ngừng tăng.

Ở nhiệt độ phòng, dòng dưới ngưỡng giảm 10 lần (một decade, bậc mười lần) cần giảm điện áp cổng ít nhất 60 mV, nên điện áp ngưỡng không hạ tiếp được và điện áp cấp kẹt quanh 1 V. Điện áp không giảm nên mật độ công suất tăng, thêm dòng rò; chip nóng, và clock frequency (xung nhịp, số chu kỳ chip chạy mỗi giây) ngừng tăng từ khoảng giữa thập niên 2000.

Xem lời đọc

Quy tắc Đen nác cần điện áp cấp giảm theo hệ số. Nhưng dưới ngưỡng, transistor không tắt hẳn, dòng chỉ giảm dần. Ở nhiệt độ phòng, dòng giảm mười lần cần giảm điện áp cổng ít nhất sáu mươi mili vôn. Hạ ngưỡng thì dòng rò khi tắt tăng quá nhiều, nên ngưỡng phải giữ cao. Điện áp cấp phải cao hơn ngưỡng, nên kẹt quanh một vôn. Điện áp cấp đứng yên, nên công suất mỗi transistor hết giảm, còn số transistor vẫn tăng, chip nóng. Từ khoảng giữa thập niên hai nghìn, xung nhịp, số chu kỳ mỗi giây, ngừng tăng. Mỗi thế hệ sau cần công nghệ mới để cổng nắm được kênh ngắn.

SS = ln10 · (kT/q) · (1 + C_dep/C_ox) ≥ 60 mV/decade ở 300 K; kT/q ≈ 25,9 mV, nhân ln10 ≈ 59,6 mV. Mức 60 mV là giới hạn lý tưởng; transistor thật ≥ mức này. 'Hạ điện áp ngưỡng thì dòng rò khi tắt tăng' vì rào dòng dưới ngưỡng thấp hơn; ở mức lý tưởng, hạ ngưỡng 60 mV làm rò tăng 10 lần. Điện áp cấp phải cao hơn điện áp ngưỡng thì transistor mới bật mạnh, nên ngưỡng giữ cao giữ điện áp cấp quanh 1 V. 'Quanh 1 V' và 'giữa thập niên 2000' là mốc xấp xỉ. Thu nhỏ vẫn tiếp tục nhưng mất lợi ích miễn phí; kênh càng ngắn cổng càng khó nắm kênh.