Đọc ID–VG và ID–VD của NMOS mẫu
Một đường I<sub>D</sub>–V<sub>G</sub>, hai thang đồ thị
Ở VD = 0,05 V, dòng đi từ 1,8×10⁻¹² A/µm ở VG = 0 lên 6,0×10⁻⁵ A/µm ở 1,8 V, hơn bảy bậc độ lớn.
Thang lôga làm rõ dòng nhỏ dưới ngưỡng; thang tuyến tính làm rõ dòng lớn khi đảo mạnh.
Ở VG = 0,5 V dòng là 1,07×10⁻⁶ A/µm, ở 1,0 V là 2,72×10⁻⁵ A/µm.
Xem lời đọc
Ta xem một đường dòng máng theo điện áp cổng, ở điện áp máng nhỏ. Dòng đi từ một phẩy tám nhân mười mũ âm mười hai khi cổng bằng không. Nó lên sáu nhân mười mũ âm năm ampe trên micromet khi cổng một phẩy tám vôn. Đó là hơn bảy bậc độ lớn. Thang lôga cho thấy rõ phần dòng nhỏ. Thang tuyến tính cho thấy rõ phần dòng lớn.
NMOS mẫu 180 nm do DEVSIM 2D giải ở 300 K; ID ghi theo mỗi µm bề rộng. Mobility gồm Caughey–Thomas, Lombardi và bão hòa vận tốc; không có tự nung nóng.
Ba định nghĩa V<sub>t</sub> cho ba giá trị
Cùng NMOS: Vt = 0,495 V theo ngoại suy tại gm cực đại, 0,470 V theo dòng hằng ở VD = 0,05 V và 0,426 V theo dòng hằng ở VD = 1,8 V.
Threshold voltage (điện áp ngưỡng) phải đi kèm tiêu chí trích xuất; dòng hằng ở đây là 5,56×10⁻⁷ A/µm, tức 100 nA nhân W/L với L = 0,18 µm.
Ba số lệch nhau tới 69 mV nhưng cùng mô tả một linh kiện.
Xem lời đọc
Điện áp ngưỡng không phải một con số có sẵn trên đường dòng. Ngoại suy tại độ dẫn truyền cực đại cho không phẩy bốn chín năm vôn. Tiêu chí dòng hằng ở điện áp máng nhỏ cho không phẩy bốn bảy vôn. Cũng tiêu chí đó nhưng ở điện áp máng một phẩy tám vôn cho không phẩy bốn hai sáu vôn. Ba số lệch nhau sáu mươi chín mili vôn. Vậy khi nêu điện áp ngưỡng phải nêu luôn tiêu chí và điều kiện.
Ngoại suy: kẻ tiếp tuyến tại điểm gm cực đại (VG = 0,7 V), lấy giao với trục VG rồi trừ VD/2. Dòng hằng: giá trị VG tại đó ID bằng dòng chuẩn.
Hiệu 0,470 − 0,426 = 44 mV ứng với VD tăng 1,75 V, tức DIBL = 25,3 mV/V; giá trị này thấp hơn khoảng mục tiêu 40–100 mV/V ghi trong thong_so.json của mô hình mẫu khi hiệu chỉnh, nên chưa nên dùng số DIBL của mô hình này như kết quả của công nghệ thật.
Độ dốc dưới ngưỡng phụ thuộc đoạn lấy
Độ dốc dưới ngưỡng cục bộ nhỏ nhất là 83,8 mV/dec ở VG = 0,25 V, và lên 87,4 mV/dec ở 0,4 V.
Subthreshold swing (độ dốc dưới ngưỡng) SS = dVG/dlog₁₀ID lấy ở đoạn nào trên trục lôga thì cho số tương ứng.
Ở VD = 1,8 V, giá trị nhỏ nhất là 82,5 mV/dec.
Xem lời đọc
Độ dốc dưới ngưỡng đo độ dốc của đường trên thang lôga. Đường đó không thẳng hoàn toàn, nên độ dốc đổi theo đoạn ta lấy. Giá trị nhỏ nhất là tám mươi ba phẩy tám mili vôn trên mỗi bậc, tại cổng không phẩy hai lăm vôn. Gần ngưỡng hơn, tại không phẩy bốn vôn, nó lên tám mươi bảy. Vậy khi nêu độ dốc dưới ngưỡng phải nêu luôn đoạn đã lấy.
g<sub>m</sub> không đồng nhất với mobility
gm cực đại 58,9 µS/µm ở VG = 0,7 V, rồi giảm còn 50,8 ở 1,0 V và 34,0 ở 1,8 V, dù dòng vẫn tăng.
Transconductance (độ dẫn truyền) gm = dID/dVG còn chịu ảnh hưởng của điện tích kênh và điện trở nguồn, nên không thể đồng nhất với mobility (độ linh động).
Ở VD nhỏ, mobility giảm chủ yếu theo trường vuông góc và theo điện trở vùng nguồn–máng; bão hòa vận tốc chỉ quan trọng khi VD lớn.
Xem lời đọc
Độ dẫn truyền là độ dốc của dòng theo điện áp cổng. Nó đạt cực đại tại cổng không phẩy bảy vôn. Sau đó nó giảm, từ năm mươi chín xuống ba mươi tư micro xi men trên micromet, dù dòng vẫn tăng. Độ dẫn truyền chịu ảnh hưởng của điện tích kênh, điện trở nguồn và độ linh động cùng lúc. Vì vậy ta không đọc độ dẫn truyền thành độ linh động.
Chưa. Trước hết cần kiểm chuẩn hóa bề rộng W, điện áp, điện trở tiếp xúc và điện tích lớp đảo; sai bề rộng cũng làm dòng lệch theo hệ số.
Đặc tuyến ra: tuyến tính rồi gần phẳng
Ở VG = 1,0 V, độ dẫn ID/VD ở VD = 0,05 V là 5,45×10⁻⁴ S/µm, còn độ dẫn vi phân dID/dVD ở VD = 1,7–1,8 V chỉ 1,37×10⁻⁵ S/µm, và dòng từ VD = 1,0 lên 1,8 V chỉ tăng 9,2%.
Output conductance (độ dẫn đầu ra) gds = dID/dVD vẫn khác 0 ở bão hòa, nên đường chưa phẳng hoàn toàn.
Ở VG = 1,8 V dòng chỉ tăng 5,8% khi VD đi từ 1,0 lên 1,8 V.
Xem lời đọc
Ở điện áp máng nhỏ, dòng tăng gần tỉ lệ với điện áp máng. Sau đó đường cong uốn và gần phẳng lại. Tại cổng một vôn, độ dẫn của máng giảm gần bốn mươi lần so với lúc đầu. Dòng từ một lên một phẩy tám vôn máng chỉ tăng chín phần trăm. Nhưng độ dẫn đầu ra vẫn khác không. Vì vậy đường không phẳng hoàn toàn.
| VG (V) | dID/dVD giữa 0 và 0,05 V (S/µm) | gds ở VD = 1,7–1,8 V (S/µm) | ID(1,8 V)/ID(1,0 V) |
|---|---|---|---|
| 0,6 | 9,84×10⁻⁵ | 3,04×10⁻⁶ | 1,213 |
| 1,0 | 5,45×10⁻⁴ | 1,37×10⁻⁵ | 1,092 |
| 1,4 | 9,08×10⁻⁴ | 2,27×10⁻⁵ | 1,067 |
| 1,8 | 1,20×10⁻³ | 3,09×10⁻⁵ | 1,058 |
Điện tích dọc kênh giảm, trường tăng khi V<sub>D</sub> tăng
Ở VG = 1,0 V, điện tích gần máng giảm từ 2,2×10¹² xuống 8,5×10¹¹ cm⁻² khi VD tăng từ 0,05 lên 1,8 V, còn độ lớn trường ở đó tăng từ 8,8×10³ lên 1,95×10⁵ V/cm.
Một đường ID–VD bão hòa chưa chứng minh duy nhất một cơ chế: điện tĩnh kênh ngắn, vận tốc bão hòa, điện trở nối tiếp và nhiệt cùng có thể góp.
Mô hình này không có tự nung nóng, nên chưa phân biệt được phần nhiệt.
Xem lời đọc
Ta giữ cổng một vôn và tăng điện áp máng. Điện tích electron ở gần nguồn chỉ giảm chín phần trăm. Điện tích ở gần máng giảm còn khoảng bốn mươi phần trăm. Trường điện ở đó tăng hơn hai mươi lần. Đường dòng bão hòa vì vậy không có một nguyên nhân duy nhất. Muốn kiểm độ linh động ở trường lớn, một đường dòng chưa đủ.
Chỉ một đường ID–VD thường chưa đủ; cần nhiều VG, chiều dài kênh, nhiệt độ và thông tin điện trở. Điểm lấy số: Ns là điện tích electron trong 20 nm sát mặt, tại x = 0,35; 0,39 và 0,43 µm trong kênh có cổng từ 0,30 đến 0,48 µm.
Số liệu
- Thiết bị: NMOS mẫu 180 nm (L = 0,18 µm, oxide 4,1 nm), nhiệt độ 300 K, I_D tính theo mỗi µm bề rộng.
- Mô hình: DEVSIM 2D: Poisson, liên tục electron và lỗ trống (Scharfetter–Gummel), mobility Caughey–Thomas + Lombardi + bão hòa vận tốc, SRH, Boltzmann; pha tạp là mô hình giải tích. Không có tự nung nóng, không có điện trở tiếp xúc ngoài hai tiếp xúc ohmic lý tưởng.
- Cách trích xuất: V_t ngoại suy: linear extrapolation at max gm, minus V_D/2, at V_D = 0.05 V; V_t dòng hằng: V_G at I_D = 100 nA x W/L = 5.556e-07 A/um; SS: minimum local dV_G/dlog10(I_D) below the constant-current criterion; I_on: I_D at V_G = V_D = 1.80 V; I_off: I_D at V_G = 0, V_D = 1.80 V; DIBL: constant-current V_t shift between V_D = 0.05 V and 1.80 V.
- V_t = 0,4948 V (ngoại suy), 0,4699 V (dòng hằng, V_D = 0,05 V), 0,4257 V (dòng hằng, V_D = 1,8 V); dòng chuẩn 5,56×10^-7 A/µm.
- SS = 83,8 mV/dec (V_D = 0,05 V), 82,5 mV/dec (V_D = 1,8 V); DIBL = 25,3 mV/V; I_on = 0,553 mA/µm; I_off = 4,51 pA/µm.
- g_m cực đại 58,9 µS/µm tại V_G = 0,7 V.
- V_G = 0,6 V: g giữa 0 và 0,05 V = 9,84×10^-5 S/µm; g_ds giữa 1,7 và 1,8 V = 3,04×10^-6 S/µm; I_D(1,0 V) = 1,16×10^-5, I_D(1,8 V) = 1,41×10^-5 A/µm.
- V_G = 1,0 V: g giữa 0 và 0,05 V = 5,45×10^-4 S/µm; g_ds giữa 1,7 và 1,8 V = 1,37×10^-5 S/µm; I_D(1,0 V) = 1,31×10^-4, I_D(1,8 V) = 1,43×10^-4 A/µm.
- V_G = 1,4 V: g giữa 0 và 0,05 V = 9,08×10^-4 S/µm; g_ds giữa 1,7 và 1,8 V = 2,27×10^-5 S/µm; I_D(1,0 V) = 3,14×10^-4, I_D(1,8 V) = 3,35×10^-4 A/µm.
- V_G = 1,8 V: g giữa 0 và 0,05 V = 1,20×10^-3 S/µm; g_ds giữa 1,7 và 1,8 V = 3,09×10^-5 S/µm; I_D(1,0 V) = 5,22×10^-4, I_D(1,8 V) = 5,53×10^-4 A/µm.
- V_G = 1,0 V, V_D = 0,05 V: I_D = 2,72×10^-5 A/µm; N_s tại x = 0,35 / 0,39 / 0,43 µm = 2,34×10^12 / 1,86×10^12 / 2,24×10^12 cm^-2; |E_x| tại 0,43 µm = 8,80×10^3 V/cm.
- V_G = 1,0 V, V_D = 0,50 V: I_D = 1,20×10^-4 A/µm; N_s tại x = 0,35 / 0,39 / 0,43 µm = 2,17×10^12 / 1,28×10^12 / 7,93×10^11 cm^-2; |E_x| tại 0,43 µm = 8,44×10^4 V/cm.
- V_G = 1,0 V, V_D = 1,80 V: I_D = 1,43×10^-4 A/µm; N_s tại x = 0,35 / 0,39 / 0,43 µm = 2,14×10^12 / 1,20×10^12 / 8,51×10^11 cm^-2; |E_x| tại 0,43 µm = 1,95×10^5 V/cm.
- Nguồn: nghien-cuu/transistor-mau/ket-qua/nmos-mau, khung-vd; run_nmos_simulation.py.