Cấu trúc và nguyên lý MOSFET

Rào là chênh lệch giữa đỉnh E_C dưới cổng (x ≈ 0,39 µm) và mức Fermi của nguồn: 0,462 eV ở V_G = 0. Dòng 1,8 pA/µm (cỡ 1,1×10⁷ electron mỗi giây trên mỗi µm bề rộng cổng) là dòng khuếch tán của vài electron nhiệt đủ năng lượng vượt rào, không phải dòng rò tiếp giáp. Nó nhỏ hơn dòng 0,56 µA/µm ở ngưỡng quy ước cỡ 5,5 bậc (mỗi bậc là mười lần).

Ở V_G = 1,8 V cùng V_D, dòng là 60 µA/µm, lớn gấp hơn ba mươi triệu lần. Ở V_G = 0 dưới cổng chưa phải băng phẳng: cổng n⁺ làm điện áp băng phẳng cỡ −1 V, nên bề mặt đã là vùng nghèo, và nồng độ electron cách oxit 1,3 nm ở giữa kênh chỉ là 2,0×10¹¹ cm⁻³ (V_D = 0). Độ rộng vùng nghèo quanh hai tiếp giáp trên hình là minh họa, không phải số tính.

Ở tụ MOS đứng riêng, electron của lớp đảo chỉ có thể sinh bằng nhiệt trong silicon (sinh cặp electron–lỗ trống), nên lớp đảo cần thời gian mới đầy. Ở MOSFET, hai vùng n⁺ nằm ngay hai mép kênh và chứa cỡ 3×10²⁰ cm⁻³ electron có sẵn, nên electron vào kênh gần như tức thì khi điện áp cổng đổi.

Số liệu ở V_D = 0 (cân bằng). Rào tính tới đỉnh E_C dưới cổng so với mức Fermi của nguồn: 0,462; 0,110 và 0,016 eV ở V_G = 0; 0,5 và 1,0 V. Ở 0,5 V nồng độ electron giữa kênh là 1,0×10¹⁷ cm⁻³, cỡ 14% N_A (7,4×10¹⁷ cm⁻³; lấy cách oxit 1,3 nm, khác độ sâu và khác định nghĩa ngưỡng n = N_A của bài tụ MOS): kênh mới bắt đầu nối, kênh đầy ở điện áp lớn hơn.

Khi V_G tăng có dòng nạp tức thời trên dây cổng, nguồn và máng (kim ampe kế giật nhẹ); khi ổn định thì dòng bằng không.

Bề dày cỡ 2 nm chỉ là cỡ độ lớn: lưới tính có bước 1,09 nm. Theo mô phỏng ở V_D = 0,05 V (số bề dày chỉ có ở điện áp này), lớp có nồng độ electron từ 10¹⁸ cm⁻³ trở lên dày 1,74 nm ở V_G = 1,0 V và 2,18 nm ở 1,8 V.

Mô hình bỏ qua lượng tử hóa nên lớp electron thật còn lệch so với độ dày này: đỉnh nồng độ thật nằm cách oxit vài phần mười nm đến vài nm.

Ở V_G = 1,0 V và V_D = 0,05 V, dòng máng là 27 µA/µm. Mật độ mặt electron N_s (tích phân nồng độ electron theo chiều sâu từ mặt silicon đến 20 nm) tại giữa kênh x = 0,39 µm là 1,86×10¹² cm⁻². Chia dòng 0,272 A/cm cho q·N_s được tốc độ trôi trung bình ước tính cỡ 9×10⁵ cm/s, nên electron vượt kênh dài 0,18 µm trong cỡ 20 ps. Chuyển động nhiệt cỡ 10⁷ cm/s, nhanh hơn chuyển động trôi cỡ mười lần. Đây là ước tính chia dòng cho mật độ mặt, không phải kết quả mô phỏng riêng.

Quy ước dòng máng I_D > 0 là dòng đi vào máng. Ở V_D = 0 dòng gần bằng không (mô phỏng cho cỡ 10⁻¹⁵ A/µm, là sai số số học), vì không có điện trường dọc kênh để electron trôi một chiều.

Bài tụ MOS ký hiệu ngưỡng là V_T cho tụ; từ bài này V_t dùng cho NMOS mẫu. V_t = 0,47 V của NMOS mẫu xác định từ dòng theo một quy ước mà bài 13 sẽ dạy. Điện áp ngưỡng 0,48 V của tụ MOS ở bài trước xác định bằng nồng độ electron sát oxit bằng nồng độ lỗ trống trong đế; hai cách cùng chỉ lúc kênh bắt đầu hình thành nhưng cho số hơi khác nhau.

Hai số gần nhau vì tụ MOS ở bài trước lấy đúng pha tạp ròng ở mặt kênh của NMOS mẫu (7,4×10¹⁷ cm⁻³ sau mọi lần cấy) và oxit 4,1 nm. Chúng còn lệch nhau chút vì định nghĩa khác và vì cấu trúc khác (tụ có đế đồng nhất, không có các lớp pha tạp riêng của NMOS). Mô hình bỏ qua suy giảm cổng poly và lượng tử hóa; mỗi hiệu ứng cỡ vài chục mV, làm V_t của linh kiện thật cao hơn và I_on thật thấp hơn (chưa xác minh).

Dòng giảm nhanh khi hạ V_G: từ 0,5 xuống 0,4 V dòng giảm 11 lần, từ 1,07×10⁻⁶ xuống 9,7×10⁻⁸ A/µm. Dòng tắt ở V_G = 0 và V_D = 1,8 V là 4,5 pA/µm. Bài 14 xem kỹ cách dòng giảm.

Cột rào luôn lấy ở V_D = 0 (cân bằng), kể cả ở hàng có V_D = 0,05 V. Nồng độ electron trong các ô V_D = 0 lấy từ khung mô phỏng V_D = 0, trong các ô V_D = 0,05 V lấy từ khung V_D = 0,05 V. Ở V_D = 0 mô phỏng cho dòng cỡ 10⁻¹⁵ A/µm, là sai số số học, nên ghi ≈ 0.