Từ công thức chế tạo đến đặc tuyến
Công thức chế tạo của MOSFET mẫu
Công thức chế tạo rút gọn của MOSFET mẫu gồm sáu bước cấy, mỗi bước ghi loại ion, năng lượng, liều và góc rọi.
Recipe (công thức chế tạo) của MOSFET mẫu ở đây là bản rút gọn: sáu bước cấy theo thứ tự làm, mỗi bước có bốn thông số; các bước oxi hóa, khắc và ủ không ghi.
Ba bước đầu tạo phần đế loại p dưới kênh; ba bước sau tạo nguồn, máng và vùng halo cấy nghiêng ở hai đầu kênh.
Xem lời đọc
Muốn mô phỏng MOSFET, ta bắt đầu từ công thức chế tạo. Công thức của MOSFET mẫu gồm sáu bước cấy. Các bước xếp từ trên xuống theo thứ tự làm. Mỗi bước ghi bốn thông số. Đó là loại ion, năng lượng, liều và góc rọi. Ba bước đầu cấy boron vào đế, tạo giếng và hai lớp dưới kênh. Hai bước arsenic tạo nguồn và máng, một nông, một sâu. Bước còn lại cấy boron rọi nghiêng vào hai đầu kênh. Công thức thật còn oxi hóa, khắc và ủ, ở đây chỉ ghi bước cấy. Vậy công thức chế tạo là các bước kèm thông số.
| Bước | Ion | Năng lượng (keV) | Liều (cm⁻²) | Góc | Mặt nạ |
|---|---|---|---|---|---|
| Giếng | boron | 200 | 7,5×10¹² | 0° | không |
| Chống xuyên thấu | boron | 60 | 3,0×10¹² | 0° | không |
| Chỉnh ngưỡng | boron | 15 | 8,25×10¹² | 0° | không |
| LDD | arsenic | 10 | 4×10¹⁴ | 0° | cổng |
| Halo | boron | 20 | 1×10¹³ | 30° | cổng |
| Nguồn và máng | arsenic | 40 | 3×10¹⁵ | 0° | cổng và vách |
Liều là số ion cấy trên mỗi centimet vuông bề mặt; keV (kilô electron vôn) là đơn vị năng lượng của ion. Mặt nạ cổng nghĩa là ion bị cổng chắn nên chỉ vào hai bên cổng; mặt nạ cổng và vách nghĩa là bị chắn cả vách hai bên cổng.
Đây là thông số của mô hình dùng trong dự án, không phải công thức của một nhà máy cụ thể. Mô hình để góc 0° cho mọi bước ngoài halo; chip thật thường cấy nghiêng vài độ để tránh channeling (hiệu ứng kênh tinh thể). LDD (lightly doped drain, vùng nguồn và máng pha tạp nhẹ) là lớp arsenic nông nằm sát hai đầu kênh; halo là boron cấy nghiêng ở hai đầu kênh, gồm hai chùm nghiêng từ hai phía, mỗi chùm nửa liều. Công thức thật còn có oxi hóa, lắng đọng, khắc và ủ; ở đây hình dạng các lớp cho sẵn, còn ủ được thay bằng làm nhòe Gauss.
Pha tạp của cấu trúc tính từ công thức chế tạo
Cấu trúc gồm hình dạng các vùng vật liệu và nồng độ tạp chất; ở đây hình dạng cho sẵn, chỉ nồng độ tạp chất được tính từ công thức chế tạo.
Cấu trúc gồm hình dạng các vùng vật liệu và nồng độ tạp chất ở từng vị trí; ở đây hình dạng cho sẵn, chỉ nồng độ boron và arsenic sau sáu bước cấy được tính, còn ủ nhiệt được thay bằng làm nhòe gần đúng.
Lấy nồng độ chất cho trừ nồng độ chất nhận ở từng vị trí được net doping (pha tạp ròng), với nguồn và máng loại n, đế loại p.
Xem lời đọc
Giờ ta tính cấu trúc từ công thức này. Cấu trúc gồm hình dạng các vùng và nồng độ tạp chất. Hình dạng các vùng được cho sẵn, không tính lại. Cái được tính là nồng độ tạp chất ở từng vị trí. Boron của các bước cấy làm đế thành loại pi, tô màu đỏ. Arsenic làm nguồn và máng thành loại nờ, tô màu xanh. Chỗ hai loại chồng lên nhau, chất cho và chất nhận bù trừ nhau. Vậy ta được bản đồ pha tạp ròng của cả mặt cắt. Ở dự án này, phần tính đó là mô hình giải tích, chưa phải mô phỏng quy trình.
DEVSIM không có phần mô phỏng quy trình, nên pha tạp được tính bằng mô hình giải tích: mỗi bước cấy là một phân bố Gauss theo độ sâu và theo hướng ngang, độ sâu trung bình và độ lệch chuẩn lấy từ bảng LSS gần đúng. Thay cho ủ nhiệt, mỗi lớp được làm nhòe thêm bằng một phân bố Gauss; độ nhòe là số hiệu dụng, chỉnh tay cho độ sâu tiếp giáp khớp mục tiêu 0,05 µm của LDD và 0,12 µm của nguồn và máng. Đây không phải mô phỏng khuếch tán: khuếch tán thật còn phụ thuộc nồng độ và có khuếch tán tăng cường tạm thời.
Hình chỉ vẽ tới độ sâu 0,3 µm; giếng ngược có đỉnh sâu hơn, nằm ngoài khung. Màu theo thang lôga của độ lớn pha tạp ròng.
Điện cực, điều kiện biên và mô hình vật lý
Mô phỏng linh kiện gắn điện cực vào cấu trúc, đặt điện áp lên chúng làm điều kiện biên, và chọn mô hình vật lý cho hạt tải.
Contact (điện cực) là chỗ trên biên linh kiện được đặt điện áp; điện áp ở điện cực (người chạy mô phỏng chọn) cùng điều kiện ở các mép còn lại là boundary condition (điều kiện biên).
Mô hình vật lý cho biết electron và lỗ trống trôi, khuếch tán và tái hợp ra sao, ở 300 K.
Xem lời đọc
Cấu trúc mới chỉ có vật liệu và pha tạp. Muốn tính dòng điện, ta chuyển nó sang mô phỏng linh kiện. Trước hết ta gắn bốn điện cực, là cổng, nguồn, máng và đế. Rồi ta đặt điện áp lên từng điện cực. Cổng một vôn, máng không phẩy không năm vôn, nguồn và đế nối đất. Các điện áp này là phần điều kiện biên do ta chọn trước. Ta còn chọn mô hình vật lý cho electron và lỗ trống. Nó cho biết hạt tải trôi, khuếch tán và tái hợp ra sao, ở ba trăm ken vin. Còn ampe kế ở máng thì chưa có số.
Điện cực nguồn, máng và đế đặt ở chỗ tiếp xúc kim loại với silicon (tiếp xúc ohmic). Tại điện cực ohmic, vùng sát điện cực trung hòa điện và nồng độ hạt tải bằng giá trị cân bằng nhiệt theo pha tạp. Các mép còn lại của linh kiện không có dòng đi qua. Cổng nằm trên oxit, không có hạt tải. Bộ giải đo điện thế từ intrinsic Fermi level (mức Fermi riêng) của silicon, nên cổng silicon đa tinh thể loại n⁺ ứng với điện thế bằng điện áp cổng cộng 0,56 V; điện áp đặt vào cổng vẫn là điện áp cổng.
Mô hình vật lý gồm phương trình Poisson, phương trình liên tục cho electron và lỗ trống với dòng trôi–khuếch tán theo sơ đồ Scharfetter–Gummel, độ linh động của electron theo pha tạp, theo điện trường vuông góc mặt phân cách (Lombardi) và bão hòa vận tốc, độ linh động của lỗ trống chỉ theo pha tạp, và tái hợp Shockley–Read–Hall. Không bật ion hóa va chạm, xuyên hầm vùng–vùng, dòng xuyên hầm qua oxit và thu hẹp vùng cấm.
Bộ giải tìm nghiệm
Bộ giải tìm điện thế, nồng độ electron và nồng độ lỗ trống ở mọi vị trí; từ nghiệm đó, dòng ở điện cực được tính ra.
Solver (bộ giải) tìm ba bản đồ điện thế, nồng độ electron và nồng độ lỗ trống cùng thỏa mô hình vật lý và điều kiện biên; bộ ba bản đồ đó là solution (nghiệm).
Dòng ở điện cực không được đặt trước mà được tính ra từ nghiệm, ở đây là 27 µA trên mỗi µm bề rộng kênh.
Xem lời đọc
Giờ bộ giải bắt đầu làm việc. Nó tìm ba đại lượng ở mọi vị trí trong linh kiện. Đó là điện thế, nồng độ electron và nồng độ lỗ trống. Ba đại lượng phải cùng thỏa mô hình vật lý. Chúng cũng phải khớp điện áp đã đặt ở các điện cực. Bộ ba bản đồ tìm được gọi là nghiệm. Trong kênh, electron tập trung sát mặt oxit dưới cổng, nối nguồn với máng. Từ nghiệm này, máy tính ra dòng điện ở máng. Kim ampe kế chỉ khoảng hai mươi bảy micrô ampe, tính trên mỗi micrô mét bề rộng.
Bộ giải không tìm giá trị ở mọi điểm liên tục mà ở các nút của một lưới tính: MOSFET mẫu có 15 051 nút trong silicon và 450 nút trong oxit; bước lưới nhỏ nhất 0,31 nm theo chiều ngang và 0,1 nm theo chiều sâu sát mặt oxit, lớn nhất 20 nm và 77 nm ở đế sâu. Phương trình cần thỏa gồm phương trình Poisson và hai phương trình liên tục cho electron, lỗ trống.
Điều kiện của cả ba bản đồ: điện áp cổng 1,0 V, điện áp máng 0,05 V, nguồn và đế nối đất, 300 K, cùng một lưới, nên là cùng một nghiệm. Điện áp cổng 1,0 V lớn hơn điện áp ngưỡng (khoảng 0,47 V) nên dưới cổng có kênh. Mô phỏng hai chiều cho dòng trên mỗi micrô mét bề rộng kênh; ampe kế trên hình chỉ minh họa số đó. Nồng độ vẽ theo thang lôga; điện thế đo từ mức Fermi riêng của silicon. Electron nhiều nhất là trong nguồn và máng n⁺ (nền xanh); chấm electron chỉ vẽ trong kênh. Ba bản đồ chỉ vẽ lớp sát mặt sâu 0,06 µm.
Đặc tuyến là chuỗi các nghiệm
Mỗi điểm trên đường dòng máng theo điện áp cổng là dòng của một nghiệm riêng, giải ở một điện áp cổng.
Điện áp cổng tăng từng bước từ 0 đến 1,8 V; mỗi bước, bộ giải tìm một nghiệm mới rồi ghi lại dòng máng.
Điện áp máng 0,05 V, nhiệt độ và cấu trúc giữ nguyên; chỉ điện áp cổng đổi.
Xem lời đọc
Một nghiệm chỉ cho ta một điểm dòng điện. Muốn có đặc tuyến, ta nâng điện áp cổng từng bước nhỏ. Mỗi bước, bộ giải tìm lại một nghiệm mới. Dòng máng của nghiệm đó thành một điểm trên đồ thị. Điện áp máng, nhiệt độ và cấu trúc giữ nguyên suốt lượt quét. Nhìn ba bản đồ electron bên dưới đồ thị. Ở điện áp cổng nhỏ, dưới cổng chưa có kênh, electron rất ít. Điện áp cổng tăng thì electron dưới cổng nhiều lên, dòng máng tăng theo. Trục dòng dùng thang lôga, nên dòng rất nhỏ và dòng lớn cùng hiện được. Vậy mỗi điểm trên đặc tuyến ứng với một nghiệm.
Bộ giải dùng bước 0,025 V (73 nghiệm); hình vẽ một điểm cho mỗi 0,1 V để các điểm không chồng nhau. Trục dòng máng dùng thang lôga, nên dòng khoảng 2×10⁻¹² A/µm khi cổng ở 0 V và dòng khoảng 6×10⁻⁵ A/µm khi cổng ở 1,8 V cùng nhìn thấy được. A/µm là ampe trên mỗi micrô mét bề rộng kênh.
Ba bản đồ là nồng độ electron sát mặt, vùng dưới cổng (ngang 0,2–0,58 µm, sâu khoảng 0,009 µm dưới mặt oxit; chiều sâu vẽ giãn khoảng 8 lần so với chiều ngang), ở điện áp cổng 0,2 V, 0,6 V và 1,0 V; bản đồ 1,0 V là nghiệm vừa xem. Điện áp ngưỡng khoảng 0,47 V: ở 0,2 V dưới cổng là vùng nghèo, chưa có kênh, dòng là dòng khuếch tán dưới ngưỡng; ở 0,6 V kênh vừa hình thành; ở 1,0 V kênh rõ.
Đổi một thông số, cả chuỗi đổi theo
Tăng liều bước chỉnh ngưỡng thêm 8 % làm boron dưới kênh nhiều hơn và đường dòng máng dịch sang phải khoảng 26 mV.
Liều bước chỉnh ngưỡng tăng từ 8,25×10¹² lên 8,91×10¹² cm⁻²; năm bước còn lại giữ nguyên.
Theo mô hình giải tích, boron của bước này nhiều hơn 8 %; mô phỏng linh kiện cho điện áp ngưỡng, tính theo tiêu chí dòng hằng ở điện áp máng 0,05 V, tăng khoảng 26 mV.
Xem lời đọc
Giờ ta đổi đúng một con số trong công thức chế tạo. Liều của bước chỉnh ngưỡng được tăng thêm tám phần trăm. Năm bước còn lại giữ nguyên. Lớp boron sát dưới kênh nhiều hơn đúng theo tỉ lệ liều. Mô phỏng linh kiện giải lại từng nghiệm trên đường đặc tuyến. Đường dòng máng mới dịch sang phải, khoảng hai mươi sáu mi li vôn. Tính theo cùng một mức dòng, điện áp ngưỡng tăng chừng ấy. Vậy một thông số đổi ở đầu chuỗi làm kết quả ở cuối chuỗi đổi theo.
| Đại lượng | Trước | Sau |
|---|---|---|
| Điện áp ngưỡng, tiêu chí dòng hằng, điện áp máng 0,05 V | 0,470 V | 0,496 V (+25,9 mV) |
| Điện áp ngưỡng, tiêu chí dòng hằng, điện áp máng 1,8 V | 0,426 V | 0,454 V |
| Điện áp ngưỡng, độ dẫn truyền lớn nhất, điện áp máng 0,05 V | 0,495 V | 0,520 V (+25,4 mV) |
| Dòng bật (điện áp cổng và điện áp máng đều 1,8 V) | 0,5526 mA/µm | 0,5284 mA/µm (giảm 4,4 %) |
| Dòng khi tắt (điện áp cổng 0 V, điện áp máng 1,8 V) | 4,51 pA/µm | 2,37 pA/µm (khoảng 0,53 lần) |
| Độ dốc dưới ngưỡng, điện áp máng 0,05 V (mV cho mỗi lần dòng tăng 10 lần) | 83,8 | 84,4 |
Tiêu chí dòng hằng là điện áp cổng tại đó dòng máng bằng 100 nA nhân tỉ lệ rộng trên dài, tức 0,556 µA/µm với cổng dài 0,18 µm; đường mốc ngang ở hàng dưới của hình là mức này. Hình chỉ dùng đường điện áp máng 0,05 V; dòng bật và dòng khi tắt ở điện áp máng 1,8 V không có trên hình. Pha tạp mới được tính bằng cách cộng thêm 8 % phần của bước chỉnh ngưỡng vào phân bố cũ (mô hình giải tích tuyến tính theo liều); làm nhòe không chạy lại. Nếu mọi boron mới nằm sát mặt, độ dịch ngưỡng sẽ bằng q nhân độ tăng liều chia cho điện dung oxit, khoảng 126 mV; boron nằm càng sâu so với vùng nghèo càng ít làm dịch ngưỡng, nên độ dịch chỉ bằng một phần nhỏ của 126 mV. Độ dốc dưới ngưỡng 84 mV lớn hơn 60 mV (giới hạn ở 300 K) vì điện áp cổng không truyền hết xuống bề mặt silicon. Đây là kết quả của mô hình trong dự án; muốn biết có đúng với linh kiện thật thì phải so với kết quả đo điện áp và dòng điện trên tấm silicon thật. Hình phóng to khoảng điện áp cổng 0,3–0,7 V để thấy độ dịch. Hàng giữa: trục ngang là độ sâu, từ mặt silicon (trái) tới 0,2 µm (phải), thang tuyến tính.
Số liệu
- Thiết bị: NMOS mẫu 180 nm, L cổng 0,18 µm, oxit 4,1 nm; DEVSIM drift-diffusion 2D, 300 K.
- Pha tạp: Mô hình giải tích: mỗi bước cấy là phân bố Gauss (độ sâu theo bảng LSS gần đúng), làm nhòe bằng Gauss thay cho ủ nhiệt. DEVSIM không có mô phỏng quy trình.
- Lưới: 15051 nút silicon, 450 nút oxit, 29584 phần tử silicon; bước nhỏ nhất 0,31 nm (ngang) và 0,1 nm (sâu), lớn nhất 20 nm và 77 nm.
- Điện áp ngưỡng (tiêu chí dòng hằng, điện áp máng 0,05 V) tăng 25,9 mV; điện áp máng 1,8 V tăng 27,9 mV; tiêu chí gm cực đại tăng 25,4 mV; dòng khi tắt nhân với 0,527; dòng bật đổi -4,4 %.
- Đổi liều: Liều bước chỉnh ngưỡng × 1,08 (8,25×10^12 → 8,91×10^12 cm^-2); chạy nhanh (quick_parameters); profile mới = cũ + 0,08 × phần của bước chỉnh ngưỡng (tuyến tính theo liều, chưa chạy lại mô hình ủ).
- Lưới lấy mẫu của bản đồ: 160 cột (x 0–0,78 µm) × 60 hàng (y −0,0041–0,06 µm), log10 n = mã × 0,1, mã 255 = oxit. Bản đồ pha tạp: 100 cột × 60 hàng; mảng [hàng = y][cột = x].
- Nguồn: bài 12 (khung_electron, dong_dien), bài 16 (pha_tap_luoi, profile_theo_buoc, các bước cấy), nghien-cuu/transistor-mau/ket-qua/do-nhay-lieu/do_nhay.json, do-nhay-lieu/id_vg.csv, nmos-mau/run_log.json, do-nhay-lieu/run_log.json, ket-qua/khung-psi-p.