TCAD trong quy trình thiết kế chip
Các mức mô tả của một con chip
TCAD (thiết kế công nghệ có máy tính hỗ trợ) mô phỏng bên trong một linh kiện, không phải cả con chip.
Một chip gồm các khối, khối gồm các cổng logic, cổng gồm vài transistor.
Mỗi mức cần công cụ mô phỏng riêng, và TCAD làm việc ở mức một linh kiện.
Xem lời đọc
Một con chip trông như một khối liền, nhưng nó có nhiều mức. Chip gồm nhiều khối. Mỗi khối gồm các cổng logic. Mỗi cổng gồm vài transistor. Ở đây, mỗi transistor là một MOSFET. Mỗi mức cần một công cụ mô phỏng riêng. Đó là mô phỏng hệ thống, mô phỏng logic và mô phỏng mạch. TCAD nhìn vào mức cuối cùng, tức là bên trong một linh kiện, và không mô phỏng cả con chip.
TCAD chia một linh kiện thành rất nhiều nút lưới và giải đồng thời nhiều phương trình tại các nút đó. Khối lượng tính tăng theo số linh kiện, nên không thể giải cả chip ở mức chi tiết này.
Vì vậy mạch được mô phỏng bằng mô hình gọn của transistor, còn TCAD dùng để hiểu và thiết kế chính transistor. TCAD cũng mô phỏng được một nhóm nhỏ linh kiện, ví dụ một ô nhớ, nhưng không phải cả con chip.
Thiết kế mạch và phát triển công nghệ
Người thiết kế mạch dùng transistor có sẵn; người phát triển công nghệ tạo ra transistor đó.
PDK Process Design Kit (bộ tài liệu công nghệ) là thứ nhóm công nghệ giao cho nhóm thiết kế, gồm mô hình transistor, luật vẽ layout (bản vẽ bố trí, tức hình các lớp vật liệu trên chip) và thư viện ô chuẩn (các cổng logic dựng sẵn).
TCAD thuộc nhóm phát triển công nghệ, ở phía chế tạo transistor.
Xem lời đọc
Làm ra một con chip cần hai nhóm việc. Nhóm công nghệ nghĩ ra cách chế tạo transistor trên tấm silicon. Nhóm thiết kế dùng transistor đó để vẽ mạch. Giữa hai nhóm có một bộ tài liệu công nghệ. Nhóm công nghệ giao bộ tài liệu này cho nhóm thiết kế. Trong đó có mô hình của transistor, luật vẽ bản vẽ bố trí, và các ô chuẩn dựng sẵn. TCAD nằm ở nhóm công nghệ, bên cạnh việc chế tạo transistor.
Công ty vừa thiết kế vừa chế tạo gọi là IDM (nhà sản xuất linh kiện tích hợp). Công ty chỉ thiết kế mạch gọi là fabless (không có xưởng riêng), và nhờ một xưởng đúc (foundry) chế tạo. Cách tổ chức thay đổi, nhưng điểm chung là transistor được phát triển trước, rồi mạch mới được thiết kế dựa trên bộ tài liệu công nghệ.
Dòng thiết kế mạch
Mạch đi từ sơ đồ, qua mô phỏng và bản vẽ bố trí, thành mặt nạ để chế tạo.
EDA (tự động hóa thiết kế điện tử) hỗ trợ từng khâu: sơ đồ mạch, mô phỏng, bản vẽ bố trí, kiểm tra luật, mask (mặt nạ quang: tấm in hình, dùng để chiếu hình lên silicon).
SPICE mô phỏng mạch hoặc một khối mạch bằng compact model (mô hình gọn: vài phương trình có ít tham số, đại diện cho cả transistor) lấy từ PDK, không giải bên trong linh kiện.
Xem lời đọc
Nhà thiết kế bắt đầu bằng sơ đồ mạch. Họ chạy xờ pai để xem mạch có hoạt động đúng không. Xờ pai không tính bên trong transistor. Nó dùng một mô hình gọn lấy từ bộ tài liệu công nghệ. Mô hình này gồm vài phương trình có ít tham số. Mạch chạy tốt thì họ vẽ bản vẽ bố trí, tức hình các lớp vật liệu trên chip. Bản vẽ phải qua kiểm tra luật. Cuối cùng, dữ liệu bản vẽ dùng để làm mặt nạ quang. Đó là tấm in hình, dùng để chiếu hình lên silicon.
Hình đã rút gọn và vẽ một chiều. Thực tế còn có mô tả khối bằng ngôn ngữ phần cứng, tổng hợp logic, đặt và nối dây, kiểm tra thời gian. Bước kiểm tra luật gọi là DRC (kiểm tra luật thiết kế), bước so bản vẽ bố trí với sơ đồ gọi là LVS (so bản vẽ bố trí với sơ đồ). Sau khi vẽ bản vẽ bố trí, người ta trích điện trở và điện dung ký sinh rồi chạy lại mô phỏng. Cuối cùng nhà thiết kế gửi dữ liệu bản vẽ cho xưởng, và xưởng làm mặt nạ quang.
Chip số có hàng tỉ transistor không chạy SPICE cho toàn chip; mức cổng và phân tích thời gian được dùng thay. Bài chỉ nêu các khâu cần để thấy TCAD đứng ở đâu.
Dòng phát triển công nghệ
Thử một công thức chế tạo mới phải chế tạo tấm silicon thật, nên TCAD chạy thử công thức đó trên máy trước.
Thí nghiệm thật chế tạo wafer (tấm silicon) theo công thức, rồi đo dòng điện và điện áp trên transistor thật để có đặc tuyến (đường quan hệ giữa dòng và điện áp).
TCAD chạy cùng công thức trên máy, nên thử được nhiều công thức hơn; chỉ vài công thức tốt nhất mới được chế tạo thật.
Xem lời đọc
Công thức chế tạo là danh sách các bước, mỗi bước có thông số riêng. Muốn biết một công thức cho transistor thế nào, cách chắc chắn nhất là chế tạo tấm silicon rồi đo. Nhưng mỗi lần làm vậy rất lâu và tốn kém. TCAD chạy cùng công thức đó trên máy. Nó cho ra cấu trúc và đặc tuyến, tức đường quan hệ giữa dòng điện và điện áp. Trong cùng một khoảng thời gian, ta thử được nhiều công thức hơn. Rồi ta chỉ chế tạo thật vài công thức tốt nhất.
Thời gian và chi phí của một lần chế tạo wafer phụ thuộc công nghệ và nơi chế tạo. Bài không nêu con số vì chưa có nguồn đã kiểm. Hình chỉ cho thấy trong cùng một khoảng thời gian, TCAD thử được nhiều công thức hơn; số khối trong hình chỉ để minh họa.
TCAD còn cho thấy điện trường và nồng độ hạt tải bên trong linh kiện, những đại lượng rất khó đo trực tiếp.
Trong thẻ công thức, cấy là đưa ion tạp chất vào silicon, liều là số ion cấy vào mỗi xen ti mét vuông bề mặt, ủ là nung silicon để sửa tổn thương và kích hoạt tạp chất, oxi hóa là tạo lớp oxit trên mặt silicon.
Từ mô phỏng linh kiện đến mô hình cho SPICE
Đặc tuyến từ TCAD được dùng để chỉnh các tham số của mô hình gọn mà SPICE sử dụng.
TCAD cho đường ID–VG (dòng máng theo điện áp cổng) của linh kiện; các tham số của mô hình gọn được chỉnh cho đường của mô hình bám theo đường đó.
Ở giai đoạn sớm, nhà thiết kế có thể dùng thử mô hình khớp từ TCAD; khi có tấm silicon thật, mô hình trong PDK được khớp lại với kết quả đo dòng điện và điện áp trên transistor thật.
Xem lời đọc
TCAD cho ta đường dòng máng theo điện áp cổng của MOSFET mẫu. Nhưng xờ pai không giải bên trong linh kiện. Nó dùng một mô hình gọn với vài tham số. Người ta chỉnh các tham số này cho đường của mô hình bám theo các điểm của TCAD. Khi đã khớp, đường mô hình đi qua các điểm đó. Ở giai đoạn sớm, nhà thiết kế có thể dùng thử mô hình này. Khi có tấm silicon thật, mô hình trong bộ tài liệu công nghệ được khớp lại theo kết quả đo.
Số mũ alpha cho biết dòng bật tăng theo điện áp cổng vượt ngưỡng nhanh cỡ nào (dòng tỉ lệ với hiệu điện áp cổng trừ ngưỡng, lũy thừa alpha). Độ dốc, đơn vị mV/dec, là điện áp cổng cần tăng thêm bao nhiêu mV để dòng tăng mười lần ở vùng dưới ngưỡng. A/µm là ampe trên mỗi micrômét bề rộng kênh.
Hình dùng mô hình alpha-power (dạng luật mũ alpha của Sakurai và Newton, mở rộng thêm vùng dưới ngưỡng, DIBL (rào giảm khi điện áp máng tăng) và điều biến độ dài kênh) với tám tham số, khớp trên mọi điểm có ID lớn hơn 10−13 A/µm của cả đường ID–VG và ID–VD. Sai số quân phương của ln ID là 6,5 %, sai số tương đối lớn nhất 34 %, và dòng bật Ion cao hơn TCAD 11 %. Đây là mức khớp thô, đủ để minh họa.
Mô hình Level-1 (mô hình gọn đơn giản của Shichman và Hodges) đơn giản hơn: khớp ở vùng tuyến tính VD = 0,05 V, bỏ qua bão hòa vận tốc và suy giảm độ linh động, nên cho Ion gấp 1,8 lần TCAD. Cả hai chỉ để minh họa. Thiết kế thực dùng mô hình gọn chuẩn công nghiệp như BSIM (phát triển ở Đại học California Berkeley), và mô hình đó được khớp với kết quả đo trên tấm silicon.
Mỗi loại câu hỏi dùng một công cụ
Câu hỏi về quy trình chế tạo hoặc bên trong một linh kiện dùng TCAD; câu hỏi về cả mạch dùng SPICE.
TCAD có hai phần: process simulation (mô phỏng quy trình) và device simulation (mô phỏng linh kiện).
Quy trình cho ra cấu trúc, linh kiện cho ra đặc tuyến, còn SPICE tính mạch.
Xem lời đọc
Ta thử xếp vài câu hỏi vào đúng công cụ. Câu đầu hỏi liều cấy bao nhiêu để điện áp ngưỡng là không phẩy bốn lăm vôn. Liều cấy là số ion đưa vào mỗi xen ti mét vuông bề mặt silicon. Chuyện này cần cả hai phần của TCAD, mô phỏng quy trình rồi mô phỏng linh kiện. Câu thứ hai hỏi vì sao dòng rò tăng ở kênh ngắn. Câu này nằm trong một linh kiện, nên chỉ cần mô phỏng linh kiện. Câu thứ ba hỏi mạch dao động chạy ở tần số nào. Đó là việc của xờ pai.
Liều cấy, năng lượng cấy và các bước ủ nhiệt quyết định pha tạp, và pha tạp quyết định điện áp ngưỡng. Mô phỏng quy trình tính từ công thức chế tạo ra pha tạp, mô phỏng linh kiện tính từ pha tạp ra điện áp ngưỡng, nên cần nối hai phần.
Ba câu hỏi khác cũng xếp được vào các công cụ trên. Hình dạng cổng nào giảm điện trường đỉnh thuộc mô phỏng linh kiện. Điện áp nguồn nào cho năng lượng mỗi chu kỳ thấp nhất mà mạch còn đủ tần số thuộc mô phỏng mạch. Bản vẽ bố trí đã khớp sơ đồ chưa thuộc bước kiểm tra bản vẽ (LVS), không thuộc TCAD.
Hiệu chỉnh mô hình vật lý theo kết quả đo
TCAD chỉ cho số liệu đáng tin sau khi được hiệu chỉnh theo kết quả đo trên linh kiện thật.
Calibration (hiệu chỉnh) là chỉnh mô hình vật lý trong TCAD cho kết quả mô phỏng khớp kết quả đo dòng điện và điện áp trên tấm silicon thật.
Mô hình đã hiệu chỉnh dự đoán đáng tin hơn cho những công thức gần với công thức đã đo.
Xem lời đọc
Muốn tin vào con số của một mô phỏng, ta phải cho nó khớp với kết quả đo. Hiệu chỉnh là chỉnh mô hình vật lý trong TCAD. Ta chỉnh sao cho kết quả mô phỏng khớp kết quả đo trên tấm silicon thật. Nếu chưa khớp, ta chỉnh mô hình rồi so lại. Khi đã khớp, mô hình dự đoán đáng tin hơn cho những công thức gần với công thức đã đo. Công thức xa công thức đã đo thì mô hình kém tin cậy hơn.
Ngoài dòng điện và điện áp, hiệu chỉnh còn khớp nồng độ tạp chất theo độ sâu và hình dạng cấu trúc với kết quả đo trên tấm silicon thật.
Validation (kiểm chứng) kiểm mô hình trên dữ liệu không dùng để chỉnh. Một bộ tham số khớp mẫu đã dùng có thể dự báo kém cho công thức khác.
TCAD còn dùng cho linh kiện công suất, cảm biến ảnh và bộ nhớ. Phần mềm thương mại có Sentaurus (hãng Synopsys), Silvaco và một số công cụ khác; DEVSIM là mã nguồn mở và là công cụ tạo số liệu cho khóa này.
Số liệu
- Thiết bị: NMOS mẫu 180 nm (L cổng 0,18 µm, oxit 4,1 nm); TCAD = DEVSIM drift-diffusion 2D, 300 K.
- Mô hình gọn: alpha-power, 8 tham số (VTH0, ETA, ALPHA, KS, KV, LAMBDA, SS, ITH), khớp Levenberg–Marquardt trên logarit tự nhiên của I_D, mọi điểm I_D > 10⁻¹³ A/µm của I_D–V_G và I_D–V_D.
- Sai số khớp: quân phương của ln ID 6,47 %, sai số tương đối lớn nhất 34,4 % trên 290 điểm; dòng bật của mô hình alpha-power bằng 1,109 lần TCAD, của Level-1 bằng 1,816 lần.
- Giới hạn: Mô hình gọn minh họa (alpha-power, Level-1), không phải mô hình công nghiệp như BSIM; chưa khớp với dòng điện, điện áp đo trên tấm silicon thật.
- Nguồn: nghien-cuu/transistor-mau/ket-qua/compact (khop_id_vg.csv, khop_id_vd.csv, tham_so_compact.json) và hinh_hoc của cau-truc-va-nguyen-ly-mosfet/so-lieu.json.
- Mọi hình khác trong bài là sơ đồ minh họa, không có số đo.