Lưới tính và nghiệm tại các nút
Lưới tính chia linh kiện thành các nút
Bộ giải, tức phần mềm giải phương trình, chỉ tính tại các nút của lưới, không tính tại mọi điểm của linh kiện.
Mesh (lưới tính) chia mặt cắt thành các tam giác; đỉnh của tam giác là node (nút).
MOSFET mẫu có 15 051 nút và 29 584 tam giác trong silicon, 450 nút và 740 tam giác trong oxit.
Xem lời đọc
Mô hình coi linh kiện là một môi trường liên tục có vô hạn điểm. Nhưng máy tính không thể tính ở vô hạn điểm. Vì vậy mặt cắt được chia thành các tam giác nhỏ, gọi là lưới tính. Đỉnh của mỗi tam giác gọi là một nút. Ta phóng to một cửa sổ dưới giữa cổng, vẽ đúng vị trí thật của nút. Với MOSFET mẫu, vùng silicon có hơn mười lăm nghìn nút và gần ba mươi nghìn tam giác. Bộ giải chỉ tính giá trị tại các nút này. Giá trị giữa hai nút được suy ra từ các nút lân cận.
Lưới của silicon gồm 173 đường dọc và 87 đường ngang, nên có 173 × 87 = 15 051 nút. Mỗi ô chữ nhật giữa bốn nút được chia thành hai tam giác, do đó có 172 × 86 × 2 = 29 584 tam giác.
Cửa sổ phóng to rộng 48 nm và sâu 24 nm, đặt dưới giữa cổng, vẽ đúng tọa độ thật của nút và tam giác. Tỉ lệ ngang dọc giữ nguyên, nên các tam giác trông mảnh và kéo dài theo chiều ngang, vì bước lưới theo độ sâu nhỏ hơn bước theo chiều ngang.
Nút là vị trí tính, không phải nguyên tử
Khoảng cách giữa hai nút không liên quan đến khoảng cách giữa hai nguyên tử silicon.
Hằng số mạng của silicon, tức cạnh ô mạng lập phương, là 0,543 nm; sát mặt silicon hai nút cách nhau 0,3 nm, còn ở phần sâu là 77 nm.
Bộ giải coi nồng độ hạt tải (electron và lỗ trống) và điện thế là các đại lượng liên tục theo vị trí, nên một nút không đại diện cho một nguyên tử.
Xem lời đọc
Ta hãy so khoảng cách giữa các nút với kích thước tinh thể silicon. Một ô mạng silicon có cạnh không phẩy năm bốn ba nanô mét. Sát mặt silicon, hai nút cách nhau chỉ không phẩy ba nanô mét. Khoảng cách đó nhỏ hơn cả một ô mạng. Nó chỉ phục vụ việc tính, không mô tả vị trí nguyên tử. Ở phần sâu của silicon, hai nút cách nhau bảy mươi bảy nanô mét. Đó là hơn một trăm bốn mươi ô mạng. Bộ giải coi nồng độ hạt tải và điện thế là các đại lượng liên tục theo vị trí. Vì vậy nút là vị trí để tính, không phải nguyên tử.
Mô hình trôi–khuếch tán xem dòng điện là do hạt tải trôi theo điện trường và khuếch tán theo chênh lệch nồng độ, với nồng độ là hàm liên tục lấy trung bình trên rất nhiều nguyên tử. Bước lưới nhỏ hơn một ô mạng chỉ phục vụ độ chính xác khi tính phương trình, không mô tả vị trí nguyên tử. Số nguyên tử tạp chất rời rạc trong một linh kiện rất nhỏ, hoặc hiệu ứng lượng tử của hạt tải trong lớp mỏng cỡ vài nanô mét, nằm ngoài mô hình này.
Ô mạng silicon có cạnh 0,543 nm; 77 nm ÷ 0,543 nm ≈ 142 ô mạng.
Mỗi nút có ba ẩn số
Tại mỗi nút silicon, bộ giải tìm điện thế, nồng độ electron và nồng độ lỗ trống.
Ba đại lượng này là unknown (ẩn số); tại mỗi nút có ba phương trình liên hệ giá trị ở nút đó với các nút kề, và giá trị tìm được gọi là solution (nghiệm).
Với 15 051 nút silicon, mỗi nút ba ẩn số, cộng 450 ẩn số điện thế ở oxit, bộ giải có khoảng 45 600 ẩn số.
Xem lời đọc
Mỗi nút silicon giữ ba giá trị chưa biết. Đó là điện thế, nồng độ electron và nồng độ lỗ trống. Bạn nhìn nút ở giữa hình và sáu nút kề với nó. Tại mỗi nút có ba phương trình. Mỗi phương trình dùng giá trị của nút đó và của các nút kề. Ba ẩn số nhân với hơn mười lăm nghìn nút của silicon. Cộng thêm ẩn số ở oxit, bộ giải có khoảng bốn mươi lăm nghìn sáu trăm ẩn số. Ba loại ẩn số liên quan lẫn nhau. Vì vậy bộ giải xử lý chúng thành một hệ lớn và giải bằng nhiều vòng lặp.
| Vùng | Số nút | Ẩn số mỗi nút | Tổng |
|---|---|---|---|
| Silicon | 15 051 | 3 (điện thế, nồng độ electron, nồng độ lỗ trống) | 45 153 |
| Oxit | 450 | 1 (điện thế) | 450 |
| Cộng | 15 501 | 45 603 |
Đây là cỡ của hệ phương trình. Điện cực là nơi đặt điện áp; ở nút điện cực, điều kiện biên (giá trị hoặc quy tắc áp lên biên) thay cho phương trình thể tích của nút đó. Nút ở mặt phân cách silicon–oxit có mặt ở cả hai vùng, và điện thế hai bên bằng nhau.
Lưới không đều
Bước lưới đổi hơn 250 lần theo độ sâu: rất nhỏ sát mặt silicon, lớn ở phần sâu.
Theo độ sâu, bước lưới từ 0,3 nm đến 77 nm; theo chiều ngang, từ 0,31 nm đến 20 nm, và dưới giữa cổng cỡ 4 nm.
Gần 39 % số nút silicon nằm trong 60 nm đầu tiên, chỉ chiếm 6 % bề dày của vùng silicon mô phỏng (1 µm).
Xem lời đọc
Lưới của MOSFET mẫu không đều. Sát mặt silicon, hai đường lưới cách nhau chỉ không phẩy ba nanô mét. Xuống phần sâu, khoảng cách tăng lên bảy mươi bảy nanô mét, lớn hơn hai trăm năm mươi lần. Theo chiều ngang, bước lưới đổi từ chừng không phẩy ba đến hai mươi nanô mét. Dưới giữa cổng, bước lưới là cỡ bốn nanô mét. Gần bốn mươi phần trăm số nút nằm trong sáu mươi nanô mét đầu tiên. Đó mới chỉ là sáu phần trăm bề dày vùng silicon.
Người dựng lưới chỉ định bước lưới tại một số vị trí chính, như mặt silicon, độ sâu 5 nm và 20 nm, độ sâu của hai tiếp giáp (nơi loại n gặp loại p), mép cổng, mép các tiếp xúc nguồn và máng (chỗ kim loại chạm silicon). Bộ dựng lưới tự đổi bước dần giữa các vị trí đó.
Số liệu lấy từ các đường lưới của silicon: 173 đường theo chiều ngang và 87 đường theo độ sâu.
Lưới mịn ở nơi nghiệm đổi nhanh
Dưới giữa cổng, nồng độ electron giảm hơn 13 bậc độ lớn trong 20 nm đầu, tức hơn 10¹³ lần.
Theo mô hình, ở điện áp cổng 1,0 V, nồng độ electron là 4,2×10¹⁹ cm⁻³ ở mặt silicon và 4,0×10⁶ cm⁻³ ở độ sâu 20 nm.
Lớp có nồng độ còn trên 1 % giá trị ở mặt dày khoảng 2,2 nm, và lưới đặt 6 nút trong lớp đó.
Xem lời đọc
Hãy nhìn nồng độ electron theo độ sâu, ngay dưới giữa cổng. Ở mặt silicon, nồng độ electron cỡ bốn phẩy hai nhân mười mũ mười chín mỗi xăng ti mét khối. Xuống hai mươi nanô mét, nó chỉ còn cỡ bốn phẩy không nhân mười mũ sáu. Nghĩa là giảm hơn mười ba bậc độ lớn. Hãy xét lớp mà nồng độ còn trên một phần trăm giá trị ở mặt. Lớp đó chỉ dày khoảng hai phẩy hai nanô mét. Lưới đặt sáu nút ngay trong lớp đó. Một lưới thưa, cách nhau mười nanô mét, chỉ còn một nút trong lớp, ở ngay mặt.
Trong hình, các vòng tròn trắng là ví dụ về một lưới thưa, chọn lại từ các nút thật gần độ sâu 0, 10 và 20 nm. Đó chỉ là cách minh họa; hình không phải kết quả mô phỏng bằng lưới thưa. Với lưới này, trong lớp dày 2,2 nm chỉ còn một nút, ở ngay mặt.
Bộ giải cổ điển của dự án không tính hiệu ứng lượng tử của hạt tải trong lớp mỏng cỡ nanô mét này. Mô hình dùng thống kê Boltzmann, nên ở nồng độ cao cỡ 10¹⁹ cm⁻³ nó có xu hướng cho giá trị cao hơn thực tế. Kết quả lấy ở điện áp cổng 1,0 V và điện áp máng 0,05 V.
Số nút quyết định khối lượng tính
Lưới đều với bước nhỏ nhất cần gấp khoảng 550 lần số nút của lưới mẫu.
Nếu dùng bước 0,31 nm theo chiều ngang và 0,3 nm theo độ sâu ở khắp nơi, lưới cần khoảng 8,3 triệu nút silicon.
Lưới mẫu chỉ có 15 051 nút vì giữ bước nhỏ chủ yếu ở nơi nghiệm hoặc cấu trúc đổi nhanh.
Xem lời đọc
Giả sử ta dùng bước nhỏ nhất ở mọi nơi trong silicon. Bước đó là chừng không phẩy ba nanô mét theo cả hai chiều. Khi ấy lưới cần khoảng tám phẩy ba triệu nút. Lưới mẫu chỉ có hơn mười lăm nghìn nút, tức khoảng một phần năm trăm năm mươi. Mỗi nút còn ba ẩn số, nên lưới đều sẽ có gần hai mươi lăm triệu ẩn số. Lưới không đều giữ bước nhỏ chủ yếu ở nơi nghiệm hoặc cấu trúc đổi nhanh.
Silicon rộng 0,78 µm và sâu 1,0 µm. (0,78 µm ÷ 0,314 nm + 1) × (1,0 µm ÷ 0,3 nm + 1) ≈ 2 485 × 3 334 ≈ 8,29 triệu nút, gấp 550 lần 15 051. Với ba ẩn số mỗi nút, hệ có gần 25 triệu ẩn số.
Đây là phép tính số nút của một lưới giả định, không phải một mô phỏng đã chạy. Bước ngang 0,314 nm chỉ có ở một vị trí của lưới mẫu, nên 8,3 triệu là cận trên để so sánh.
Lưới là cách tính, không phải linh kiện
Ở MOSFET mẫu này, làm mịn lưới thêm một lần thì kết quả đổi rất ít.
Khi bước lưới nhân với 0,6, số nút silicon tăng từ 15 051 lên 39 039 mà cấu trúc và pha tạp không đổi.
Điện áp ngưỡng lệch 0,16 % (0,8 mV), dòng bật lệch 1,3 % và dòng khi tắt lệch 1,8 %.
Xem lời đọc
Lưới là cách tính, không phải một phần của linh kiện. Hãy làm mịn lưới mẫu, nhân bước lưới với không phẩy sáu. Số nút silicon tăng từ hơn mười lăm nghìn lên gần bốn mươi nghìn. Cấu trúc và pha tạp vẫn giữ nguyên. Điện áp ngưỡng chỉ lệch không phẩy một sáu phần trăm. Dòng bật lệch một phẩy ba phần trăm, và dòng khi tắt lệch một phẩy tám phần trăm. Với MOSFET mẫu này, khi làm mịn lưới một lần, cả ba đại lượng đổi chưa tới hai phần trăm.
| Đại lượng | Lưới mẫu | Lưới mịn hơn | Lệch |
|---|---|---|---|
| Số nút silicon | 15 051 | 39 039 | |
| Điện áp ngưỡng | 469,9 mV | 470,7 mV | 0,16 % (0,8 mV) |
| Dòng bật | 0,5526 mA/µm | 0,5454 mA/µm | −1,3 % |
| Dòng khi tắt | 4,506 pA/µm | 4,425 pA/µm | −1,8 % |
Điện áp ngưỡng là điện áp cổng để dòng máng vượt một mức cho trước; ở đây mức đó là 100 nA × W/L (W là bề rộng kênh, L là chiều dài kênh), tính ở điện áp máng 0,05 V. Dòng bật là dòng máng khi transistor dẫn mạnh, ở điện áp cổng và điện áp máng đều bằng 1,8 V. Dòng khi tắt là dòng rò khi điện áp cổng bằng 0 V, ở điện áp máng 1,8 V. Ba đại lượng có điều kiện đo khác nhau. Phép thử chỉ có hai lưới và ba đại lượng, nên cho thấy kết quả đổi ít, chưa phải chứng minh lưới đã hội tụ.
Số liệu
- Thiết bị: NMOS mẫu 180 nm, L cổng 0,18 µm, oxit 4,1 nm; DEVSIM drift-diffusion 2D, 300 K.
- Điều kiện: V_G = 1,0 V, V_D = 0,05 V; nghiệm lấy TẠI CÁC NÚT, không nội suy ra lưới đều.
- Lưới: lưới tích tensor 173 đường ngang × 87 đường sâu cho silicon (173 × 87 = 15 051 nút), mỗi ô chia thành hai tam giác; oxit 450 nút.
- Số nút và tam giác: silicon 15051 nút, 29584 tam giác; oxit 450 nút, 740 tam giác; ẩn số 45603 (3 × 15051 + 450).
- Bước lưới của silicon: theo độ sâu 0,3 – 77 nm, theo chiều ngang 0,314 – 20 nm; 39,08 % số nút nằm trong 60 nm đầu.
- Lưới đều với bước nhỏ nhất: 8286073 nút, gấp 550,5 lần (phép tính, không phải mô phỏng đã chạy).
- Kiểm tra: I_D ở V_G 1,0 V, V_D 0,05 V = 27.249 µA/µm (bằng giá trị khung-psi-p).
- So hai lưới: lưới mịn hơn (bước × 0,6) từ ket-qua/kiem-tra-luoi.
- Nguồn: nghien-cuu/transistor-mau/ket-qua/luoi (xuat_luoi.py, xuat_nghiem_nut.py), ket-qua/kiem-tra-luoi/so_sanh_luoi.json.